發布日期：2022-07-15 點擊率：50
意法半導體(ST)曾經雄心勃勃推動的開放源FPGA軟硬件項目如今遭遇擱淺。這家公司日前證實,將停止開發其通用開放源可編程邏輯(GOSPL)技術,轉而尋求通過第三方合作進一步進行可編程邏輯開發。
這項戰略調整是在意法半導體首季盈收報表公布時透露的。報告顯示,該公司首季凈收入為億美元,比2004年首季高出2.6%。ST表示,將通過“重新安排來自非核心項目——包括FPGA及第三方設計服務、CPE Modem和GSM芯片組等——的大約1,000名工程師,使其運作流水線化。”據悉,這1,000工程師代表著ST 10%的研發力量。
ST全球技術媒體公關總監Michael Markowitz解釋說,這意味著ST將不再嘗試開發自有FPGA技術。但ST不會放棄可編程邏輯,他強調說。相反,該公司最近剛成功完成了與M2000與eASIC的授權交易。
Markowitz表示:“這些成功,以及開發自有FPGA技術的緩慢進展促使公司停止GOSPL的開發,并把相關人力資源轉向更富有戰略研究價值的項目上去。”GOSPL項目2004年底在新德里啟動,在該組織網站上自稱為“毀滅性的技術”,篤定要成為“半導體世界的Linux”。
據該網站稱,該項目尋求“合格的貢獻方”,有權使用100萬行EDA源代碼,直接與學院和行業互動,并可以使用軟硬件IP及獨家研討會資料。盡管會員最初受限制,最終目標是創造一個完全開放的軟硬件開發環境。
