發布日期：2022-07-14 點擊率：40
LVDS用戶都希望單個LVDS驅動器能傳輸信號給多個接收器并可以正常工作,但在某些點上,增加接收器個數將使單個驅動器過載,從而引起系統故障。下面將按最好情況和最壞情況兩種模型,討論并檢驗接收器所能連接的最大數目。
金?
高級市場工程師
TI
1．最好情況分析
(1)直流模型
多個接收器對一個驅動器的影響是通過檢驗一個LVDS驅動器的輸出模型和一個LVDS接收器的輸入模型來推算的。圖1中的共模和差分模型給出了一個由LVDS驅動器、連接器和LVDS接收器所構成的LVDS總線。
(2)驅動器分析
圖2是根據TIA/EIA-644標準附加條款C的開發的SN65LVDS31差分信號驅動器簡單模型。這個模型盡管復雜,但對于建立一個簡化的差分線驅動器模型以檢驗驅動器對輸出負載增加的響應而言,卻是十分有用的。模型中的數值可從實際IBIS模型的近似直線中取得。
(3)共模負載
SN65LVDS31的共模輸出模型顯示,驅動器包含一個小電流源和一個產生共模電壓的1500Ω負載。電流源能夠在800uA源電流極限以內維持,但超過這個限制的負載將導致共模輸出漂移。
(4)差分負載
標準的驅動器輸出可視為一個帶有1100Ω負載,輸出阻抗為4mA的電流源；其在終端電阻上所產生的電流為(標準值),并跨過接收器的輸入端產生一個366mV的差分電壓(Vod)。LVDS標準也規定了一個250mV的最小差分電壓。如果終端電阻下降到67Ω,就會產生最小差分電壓。同時,差分模型也包含一個被視為25mV電壓源的失調電壓,它是由各個輸出端的失配引起的。這種失配造成輸出電壓隨著電流源的變化以50mV的水平差分變化。如果驅動器沒有100Ω終端電阻,其開路差分輸出電壓將不能保持在,而上升到Vcc。
2 最壞情況分析
雖然上述器件能滿足TIA/EIA-644要求,但還有一些LVDS指標需要說明。
在開發TIA/EIA-644標準的時候,人們主要將它針對低信號傳輸速率和點對點應用,但對于一點到多點(multiponit)或多點到多點(multidrop)這樣的高速應用,其LVDS信號極限問題沒有人能清楚地預見到。因此,這些新應用將最終影響那些尚未在標準中完全定義出的參數。
LVDS驅動器共模電流和接收器共模電流就是其中兩個尚未定義的參數。TIA/EIA-644標準沒有借助±1Vdc的地電位電壓差(Vgpd)來定義共模電壓范圍,而且一個驅動器與一個(或多個)接收器之間所允許的最大共模電流也有待定義。
流出(或流入)每個接收器的漏電流是另一個影響一點到多點或多點到多點應用的參數。TIA/EIA-644標準宣稱漏電流不能大于20uA,但并沒有規定電流方向。因此,如果一個接收器管腳的漏電流為-20uA而其它接收器管腳為+20uA,同樣也能滿足指標要求。
需要注意的是,如果接收器的失效保護配置是基于一端為高電位而另一端為低電位的偏置,則會因使用其它制造商的元件而發生漏電流。
理論上講,所產生的40uA回路電流現在可用來應付驅動器上的差分輸出電壓(Vod)。驅動器模型的標稱輸出為366mV(流過91.5Ω等效電阻的4mA電流),而一個驅動器所允許的Vod最小值為247mV,因此40uA的回路電流給出了大約116mV的工作容限。
利用這一容限,在降至Vod的最小值以前可以把31個接收器(每個接收器為116mV/)連接到驅動器上,然而任何所期望的容限都將相應減少這一數目。例如,如果想得到50mV的噪聲容限和50mV的地電位差容限,可連接的最大接收器數目將降至5個。圖3給出了理論上可連接20個LVDS接收器的條件。
20個接收器建立了一個的電流以應付驅動器所產生的差分電壓,20個并聯的電阻建立了一個大約90Ω的等效系統阻抗,這將導致在100Ω的終端電阻上產生一個288mV的差分電壓,因此僅剩下很小的空間發揮系統功能。
注意這是理論上的LVDS接收器,而且這些基于現有LVDS標準的數值是用來演示會發生什么情況的。審查TIA/EIA-644標準的LVDS委員會將會研究這些問題。
3．最大信號率障礙
當以每秒千兆位的速率通過銅線傳輸數字信號時,要將許多因素考慮進來。最近幾年,信號速率和帶寬顯著增加,同時電纜和連接器制造商也努力緊跟新型硅片的運行速度。雖然影響最大信號率的大部分因素并不是什么新東西,但它們所提出的問題值得認真對待,無論信號速率是每秒千位還是每秒千兆位。
(1)驅動器輸出負載
LVDS線驅動器將單端邏輯信號(LVTTL)轉換成差分輸出電平以及符合LVDS標準的共模電壓。電壓電平是用來驅動傳輸線和接收器輸入端終端電阻的,但是傳輸線越長,它對驅動器的影響也就越大。根據TIA/EIA-568-A的規定,CAT5型電纜的直流電阻不應當超過Ω/100米。這一數值意味著當電纜長度為100米時,LVDS驅動器的Vod將降低35mV。然而,LVDS標準所推薦的最大傳輸距離僅為30米,因此這將Vod的損失限定在10mV范圍之內。
電纜也會使交流信號發生衰減(TIA/EIA-568-A)。CAT5型電纜所允許的衰減值可由以下方程式推導出來:
衰減(f)=√f+×f+√f
式中f代表所施加的頻率。
另外一個需要考慮的因素是電纜的特征阻抗(Zo)。根據TIA/EIA-644的規定,應當采用90Ω到132Ω的傳輸線(非標準應用中可以選用其它值)。由于LVDS驅動器的輸出阻抗比Zo大得多,因此當信號在器件中傳播時就會產生折射。另外,為了使驅動器與電纜匹配,要在驅動器功率耗散與輸出阻抗之間做出割舍。
(2)竄碼干擾
竄碼干擾(ISI)也會影響最大信號率,這種影響在多節點系統中可能更顯著,因為傳輸線上的多個接收器會使容性負載(capacitive loading)增加。容性負載誘發的竄碼干擾ISI導致了與圖形(或數據)相關的誤差。
信號率較低時,容性負載可能沒有那么明顯,因為在下一個轉換到來之前,信號有時間進行轉換并在一個穩定狀態(stedy-state)的電平上穩定下來。信號率較高時,信號可能沒有足夠的時間使接收器探測到轉換,結果導致數據誤差。
(3)并行總線時延(skew)
SN65LVDS31驅動器的輸出每500ps改變一次狀態,在接收器幾厘米之外的互連可近似作為一個阻性負載(resitive load)和一個時延的模型。采用多個LVDS驅動器組成并行總線的系統要求所有信道都具有相同時延,一旦有所差異,則會導致時序錯位(timing skew),兩個信道之間就可能出現數據誤差。例如一個具有400Mbps信號率的并行總線系統,上升沿時間開銷為650ps,下降沿時間開銷為650ps,電平處于穩定狀態的時間為1200ps。假若一條電纜的傳播延遲為5ns/米,兩條信道的電纜長度相差20厘米,則會導致1ns的錯位或40%的時間開銷。
現在,這些問題越來越好管理,因為對于多重雙絞線電纜而言,許多電纜制造商都規定了兩對電纜之間的最大錯位參數,并且經常列出其每對單位長度電纜電導之間的傳播時延差異。
(4)終端
位于驅動器和接收器之間的傳輸線終止于接收器的輸入端,其電阻近似等于線纜的特征阻抗。原因有二:第一,LVDS驅動器是電流模式的器件,差分電壓跨過終端電阻產生于接收器的輸入端；第二,為了將回到傳輸線的折射減至最小,幾乎所有的傳輸系統都要求采用某種類型的終端。鑒于系統所允許的折射取決于其設計及噪聲容限范圍,因此一般說來,用±10%的終端電阻值匹配電纜的標稱特征阻抗富富有余。TIA/EIA-644規定終端電阻的阻值位于90Ω到132Ω之間,或LVDS接收器兩個輸入端之間的標稱值為100Ω。
在多節點應用中,終端電阻位于最后一個接收器的兩個輸入端之間,這意味著在理想條件下,均衡的驅動器電流將流過整個傳輸線。盡管連接在傳輸線上的其它接收器并不消耗較大的電流,但每一個接收器的連接器和短導線會在傳輸線上產生多個節點(stubs),而每一個節點都可以看成是附在傳輸線上的集總電容(lumped capacitance),它們會在與傳輸線相交的點上產生錯誤匹配。在第一個節點之后,很難維持傳輸線的特征電阻,傳輸線上每連續出現一個節點,這種微小的錯誤匹配就隨之增加。如此一來,其總體效應就會導致信號質量惡化、信號轉換變慢和交互調制信號增多。很明顯,每增加一個額外的節點,系統噪聲和信號抖動也會增加,相應地,得到最大信號率的可能性就隨之減少。
(5)可允許的抖動
對接收器輸出信號的品質要求,基本上取決于系統下行設備的質量。如果下行設備是具有誤碼糾錯和校準功能的高端解碼設備,則信號品質并不是主要考慮的因素。然而,如果下行設備是低端設備,則接收器輸出信號必須非常“純凈”。
量化信號質量的通用方法是測量接收器輸出眼圖(eye-pattern)的抖動。眼圖包括所有對稱和隨機的失真,并揭示了信號可能被認為有效時的時間。圖4是一個具有重要等同參數的典型眼圖。
通過眼圖測量方法所獲得的抖動值通常用抖動百分比的形式描述,即超出每一位的抖動與時間的百分比。
抖動百分比=絕對抖動/單位間隔時間×100%
單位間隔時間(UI)是信號率的倒數,因此抖動百分比代表邏輯狀態被考慮成不確定時的那部分UI。
(6)外部噪聲耦合
LVDS的優點之一就是驅動器和接收器之間的均衡差分接口具有卓越的抗噪聲能力,這種優點的意義超出了數據傳輸要求兩條電線和連接器引腳這樣的事實。由于瞬間噪聲和脈沖(spikes)被耦合到接收器輸入端的兩個電導上,因此,可將環境噪聲效應和來自其它設備的干擾降至最小。接收器對通過輸入端的信號電平差異作出響應,這種瞬態響應將出現在兩個輸入電導上,由于它們對系統的影響很小,所以可以忽略不計。雖然差分信號比單端信號有優勢,但兩種方法都容易受到外部噪聲源的影響。
(7)共模電壓范圍
另一個值得關注的障礙是Vgpd,當驅動器和接收器在不同的位置采用各自的電源供電時,這個電壓會偶而出現。當驅動器電源的參考地和接收器電源的參考地不相同時,有可能在驅動器和接收器之間形成一個直流偏移量(dc offset)。針對這一問題,LVDS標準要求任何直流偏移量都應位于±1Vdc的范圍之內。另外一個 LVDS系統可能要求驅動器電源和接收器電源之間有一條專用地線,或采用“自來水管”(water-pipe)做地線。
