加多線程功能來應(yīng)對多內(nèi)核IC設(shè)計挑戰(zhàn)。但是,業(yè)內(nèi)人士在最近于美國加州阿納海姆舉行的設(shè)計自動化會議(DAC)上提出了一個尖銳的問題:多線程技術(shù)真的是高效發(fā)揮多內(nèi)核系統(tǒng)性能的最佳方法嗎？
“線程是死的。”Gary Smith EDA公司創(chuàng)始人兼首席分析師Gary Smith斷言,“它只是一個短期解決方案,無法解決長期性問題。”
在45nm節(jié)點,越來越多的設(shè)計達(dá)到并超過1億門的規(guī)模。這些設(shè)計超出了目前IC CAD工具的能力,迫使EDA供應(yīng)商去開發(fā)具有并行處理功能的產(chǎn)品。
直到現(xiàn)在,并行處理功能還一直依賴于線程技術(shù)。然而,線程技術(shù)在4個處理器的情況下就達(dá)到了它的極限,因此EDA供應(yīng)商必須拿出新的方法來解決45nm設(shè)計所面臨的問題。
“線程只能給你兩到三年的緩沖時間。”Smith表示,“基于庫或模型的并發(fā)技術(shù)是最好的中期方法。”
即便如此,參加DAC的EDA供應(yīng)商們還是為我們描繪了一幅較為細(xì)致的未來多線程技術(shù)圖。
“我們在時序分析領(lǐng)域還沒有看到多線程技術(shù)的極限。”EDA新創(chuàng)企業(yè)Extreme DA公司營銷顧問Graham Bell表示,“我們發(fā)現(xiàn)3或4個處理線程還具有良好的擴展性。雖然在超過4個線程時會遇到困難,但問題不大。”
借助其多線程靜態(tài)和統(tǒng)計時序分析器GoldTime,Extreme DA公司開始應(yīng)用一種基于ThreadWave(一種網(wǎng)表分割算法)的細(xì)顆粒多線程技術(shù)。“由于采用了獨立的架構(gòu),因此這種方法的存儲器占位面積非常小。”Bell指出,“我們不認(rèn)為多線程技術(shù)已經(jīng)到了末路。”
圖1:布局后電路中的多線程解算器。
對于采用細(xì)顆粒并行設(shè)計的應(yīng)用來說,多線程是充分發(fā)揮多內(nèi)核性能的最常用方法之一,法國模擬與驗證工程(EVE)公司CEO Luc Burgun表示。“另一方面,基于多線程的程序也可能很難調(diào)試。”他介紹,“這是因為它們打破了軟件固有的順序執(zhí)行特性,很容易導(dǎo)致不確定的行為并產(chǎn)生大量問題。”
據(jù)Burgun介紹,多進(jìn)程(multiprocess)仍是最方便最安全的多內(nèi)核開發(fā)方式。他希望由業(yè)內(nèi)的并行計算專家牽頭組成一些興趣小組來推進(jìn)多內(nèi)核編程。“從這個角度來看,Cuda(Nvidia開發(fā)的統(tǒng)一計算設(shè)備架構(gòu))似乎很有前途。”Burgun表示。
Imperas有限公司總裁兼CEO Simon Davidmann表達(dá)了同樣的信息。“多線程并不是開發(fā)多內(nèi)核資源的最佳方式。”他表示,“但在某些場合它的表現(xiàn)還算不錯,當(dāng)然在仿真領(lǐng)域多線程有很多問題。”
多線程并不是Synopsys的唯一手段,該公司產(chǎn)品平臺營銷高級總監(jiān)Steve Smith表示。“每種工具都有不同的算法。在觀察每種工具時,我們會剖析產(chǎn)品以便了解多線程的最大作用。”他指出,“多線程并不是總管用。如果不管用,我們就要做分割。”
Smith認(rèn)為,隨著行業(yè)向8個或16個內(nèi)核轉(zhuǎn)移,芯片制造商需要一種混合方法。他建議聯(lián)合運用多線程和分割法。
為了說明他的觀點,Smith引用了Synopsys在多線程方面的大量多內(nèi)核解決方案,著名的要數(shù)該公司的HSpice電路仿真器了。“HSpice已被我們的用戶廣泛使用。用戶并不想從頭開始學(xué)習(xí)使用某種工具,Hspice就是典型。”
Smith特別指出,HSpice多線程產(chǎn)品是分階段推出的。“去年我們推出的是模型評估多線程部件,它具有很好的加速功能。隨后在今年3月,我們推出了HSpice多線程矩陣解算器。我們希望確保用戶不受影響,因此決定逐步發(fā)展多線程技術(shù)。”他表示。
Synopsys正在研究的另一個趨勢是管線(pipelining)技術(shù),Smith繼續(xù)道。這種技術(shù)是一種企業(yè)級的活動,因為它要求涉及IT的各個方面。這種技術(shù)將把多個任務(wù)(如光學(xué)鄰近校正和掩膜數(shù)據(jù)準(zhǔn)備)壓縮到單個管線中。
去年Magma設(shè)計自動化公司公布了多線程技術(shù)的替代方案,該公司在其Quartz-DRC設(shè)計規(guī)則檢查器中使用了一種基于流數(shù)據(jù)流程的架構(gòu)。與Magma的數(shù)據(jù)流程架構(gòu)相比,多線程只能提供較大顆粒的并行處理功能,Magma公司產(chǎn)品工程高級總監(jiān)Thomas Kutzschebauch表示。
Magma的多內(nèi)核策略專注于大規(guī)模并行處理,Magma公司副總裁兼定制設(shè)計業(yè)務(wù)部門總經(jīng)理Anirudh Devgan在關(guān)于用“很多核("manycore)”處理器徹底改造EDA工具的DAC小組討論會上透露。
“4個CPU盒子只是趨勢的開始,EDA軟件必須在大型CPU(超過32個內(nèi)核)上運行。”他指出,“并行機制提供了重新定義EDA產(chǎn)能和價值的機會。但僅靠并行機制是不夠的,因為并行執(zhí)行一個低效算法是對硬件的浪費。”
Devgan的意見是工具必須具備高產(chǎn)能、集成化和大規(guī)模并行處理能力。
尋找C以外的語言
當(dāng)Devgan揭秘“DAC趨勢和熱點”時,分析師Gary Smith卻對將C語言作為多內(nèi)核編程的最終語言表示懷疑。他將新嵌入式軟件語言的確認(rèn)是今年業(yè)內(nèi)面臨的十大問題之一作為例證,并認(rèn)為并發(fā)語言必須要等于2015年才有可能成熟。
包括Magma的Kutzschebauch、Extreme DA的Bell、Synopsys的Smith等諸位EDA行業(yè)的執(zhí)行官們,對此都沒有異義。“語言會隨著時間的推移而改變。”Synopsys公司副總裁兼解決方案部總經(jīng)理Joachim Kunkel表示,“我們會看到新語言的推出,不過這需要時間,而且這不僅是教育方面的問題。”
與此同時,在軟件方面,改寫傳統(tǒng)代碼是個大問題,為多內(nèi)核平臺編寫新代碼同樣困難。盡管如此,Imperas公司的Davidmann堅持認(rèn)為:“最大的挑戰(zhàn)不是編寫、修改或移植代碼,而是驗證代碼是否能正確執(zhí)行。并在代碼不能正常執(zhí)行時指出該如何修復(fù)。并行處理使失敗的概率呈指數(shù)式上升。”
Davidmann指出,傳統(tǒng)上,軟件開發(fā)人員采用的是順序性思維方式,現(xiàn)在這種思維方式必須要改變。芯片設(shè)計人員編寫并行HDL代碼已經(jīng)有20年時間了,因此這是可行的,雖然需要付出更多努力,并需要新的工具來幫助軟件開發(fā)人員完成這項任務(wù)。
在采用單處理器平臺和串行代碼時,功能驗證意味著直接針對特定功能運行實時數(shù)據(jù)和測試,Davidmann表示:“調(diào)試是作為GNU項目調(diào)試器內(nèi)的單個窗口進(jìn)行的。”
“但在采用并行處理時,運行數(shù)據(jù)和針對性測試來減少缺陷不能提供足夠的代碼覆蓋率。”他指出,“需要新的調(diào)試、驗證和分析工具來高效地產(chǎn)生軟件代碼。”
據(jù)Davidmann透露,Imperas公司將要發(fā)布用于不同多內(nèi)核平臺的嵌入式軟件驗證、調(diào)試和分析產(chǎn)品。“這些工具可以幫助軟件開發(fā)人員在較短的時間內(nèi)生成更高質(zhì)量的代碼。”他表示。
為了簡化軟件開發(fā)過程,為傳統(tǒng)代碼提供便利,EVE公司的Burgun表示,用戶可以驗證在EVE的ZeBu中模擬出來的RTL設(shè)計上所運行的軟件。這些軟件可以作為硬件設(shè)計的一個快速、周期精確模型。
舉例來說,一些EVE用戶可以在出帶前六個月運行他們的固件和軟件。他們可以很早就在新的硬件上檢查傳統(tǒng)代碼的移植,并一路追蹤綜合缺陷找到發(fā)生源(不管是軟件中的還是硬件中)。當(dāng)工程樣品從代工廠返回時,99%的軟件已經(jīng)得到驗證,可以正常啟動和運行。
“因此,ZeBu可以減少重新流片的次數(shù),顯著縮短軟件的上市時間。”Burgun指出。
作者: 蒲安妮
