發布日期：2022-07-14 點擊率：55
美國西海岸城市——三藩市剛剛落幕的第六屆全球電子行業媒體峰會上,主要來自硅谷的數十家的總裁及技術官員,通過各種各樣的形式,向全世界的電子行業發布了他們的最新解決方案和新產品,也向電子行業同行展現了他們的新思維和新觀點。
FPGA將步入高速發展軌道,ASIC仍不示弱
本次峰會上,FPGA仍出盡風頭。圍繞FPGA設計和測試的許多相關廠商都閃亮登場。Xilinx的新任總裁兼CEO Moshe Cavrielov,Actel公司的總裁兼CEO John C. East都親自參與峰會。在本次峰會上,兩家公司也都發布了新產品。Xilinx發布了其最新推出的Virtex-5 FXT FPGA器件。該器件采用65nm工藝,嵌入了功能強大的PowerPC 440處理器,RocketIO GTX高速收發器以及高于190GMAC的DSP性能。這款器件的最大特點體現在處理能力、高速傳輸和豐富的軟件支持三個方面。
對于處理性能而言,由于創新的Virtex-5 FXT平臺是首個提供多達兩個業界標準的PowerPC 440處理器模塊的FPGA產品。每個處理器集成了32KB指令和32KB數據緩存,在550MHz時鐘頻率下可提供高達1,100 DMIPS的性能。由于嵌入了高速收發器,可支持500Mbps至的數據傳輸速率。客戶可設計支持XAUI、Fibre Channel、SONET、Serial RapidIO、PCI Express 1.1和2.0、Interlaken等標準的各種應用。
而對于軟件支持來說,隨著EDK 10.1版的發布,Virtex-5 FXT中的PowerPC440模塊可以獲得包括風河系統公司、Green Hills軟件公司以及其它主要嵌入式操作系統供應商在內的業界標準操作系統的支持。不久還有其它一些公司也會加入這個支持的行列。此外,Xilinx公司也正積極地支持開放源碼Linux社區。
基于上述幾個特點,“作為一個豐富的終極系統集成平臺,該器件特別適合于要求具有高處理能力和高速串行I/O的各類高端應用”,Moshe Cavrielov介紹說。這些應用主要包括有線和無線通信、音視頻廣播設備、軍用及工控系統等,甚至包括4G通信系統的LTE基帶無線應用。當談到FPGA的未來市場,Moshe Cavrielov信心滿滿,他估計,受快速上市時間和靈活性需求等應用需求的驅動,FPGA和PLD的銷售到2011年將分別達到140億和52億美元。而從技術上來講,FPGA的一個重要發展趨勢就是集成更多的IP塊,輔之以優異的軟件支持,進一步降低應用工程師的開發工作量,不過他也坦言:“如何對眾多IP進行規范化管理,實現良好的融合,對FGPA提供商來說確實是一個不小的技術挑戰”。
而另一家FPGA提供商——Actel公司,則一直為一些利基市場提供解決方案。其中包括許多國防項目。但在這次峰會上,該公司則推出了瞄準手機、GPS、PDA、袖珍電腦、手持收銀終端等各類小型消費類終端電子產品的業界最低功耗的FPGA。
“Actel公司通過利用功能強大的設計工具,嵌入智能功率IP,低功率閃存FPGA技術,優異的系統/電源管理,以及小型封裝技術,實現了優異的功率節省解決方案”,John C. East介紹道。該公司的低功耗FPGA家族是目前業界功耗最低的解決方案,其IDLOO系列的最低功耗達到5微瓦。實際上,低功耗的實現技術訣竅不外乎靈活和智能的電源管理(包括電源檢測和復位,精密的電源上電時序、電壓和電流監控)；精密的時鐘管理和熱管理等。據介紹,Actel采用業界最小占位面積的芯片級封裝系列,每平方毫米上的邏輯功能和I/O分別提高4倍和3倍。另外,John C. East還特別提到Actel的開發工具,“Actel的功率優化工具具有先進的功率分析功能,僅功率驅動布線就實現了高達30%的功率節省”,他說。
盡管FGPA將呈現好的發展愿景,但一些ASIC提供商也不甘示弱。“盡管ASIC存在一些問題,FPGA也呈現一定的上升趨勢,并不能否認ASIC的優越性。不信看一下具體數據:2007年,FPGA的市場份額僅為37.8億美元,而ASIC和ASSP則分別為234億和602億美元”,eASIC集團公司的CEO Ronnie Vasishta介紹說。他提出了兩點見解,一是ASIC的應用具有恰似正弦波的周期性,二是目前ASIC技術本身也正在向兩個方向(分別是結構化ASIC和新一代ASIC)演進。相對于新一代ASIC,結構化ASIC的成本較高。新一代ASIC瞄準的就是低成本。它通過無需最小訂貨量并省去掩模費用,將NRE成本降到零而使總成本大大降低。所用,通常說的下滑,指的則是傳統的ASIC。“但無論什么時候,都不要忘記ASIC的優點,即通過定制實現的獨特化,生產的大批量化以及剛性的定制設計流”,他強調。他還強調,目前新ASIC和ASSP的應用都在上升。
但不管怎么爭論,客觀地說,FPGA和ASIC都各有所長。目前市場上結合兩者優點的用法不斷見多。即在設計和驗證階段,采用FPGA,實現快速的功能性設計和驗證,靈活的設計改進和升級,等到所有驗證都能夠符合設計要求后,再轉入ASIC或ASSP設計生產。這樣,可以縮短設計周期,也大大降低了ASIC的流片風險以及其巨額成本。另外,低成本和低功率FPGA的推出,對FPGA的批量應用將會起不小的推動作用。
圖1:eSilicon公司價值鏈生成可增加半導體設計的成功率。
EDA在半導體設計中倍感壓力
這次峰會上,特別將EDA作為一個重要的主題予以重點討論。主流的EDA方案提供商幾乎都沒缺席,包括Cadence、Mentor Graphics、Agilent、Cynplicity等。PCB解決方案領先提供商Mentor Graphics在本次峰會上宣布了與安捷倫科技的合作,通過合作,成功地解決了前者在射頻和模擬混合電路方面長期存在的不足。如今,消費電子中體積的要求使得電路的分界日益模糊,射頻、模擬和數字電路交叉存在,這正像Mentor公司的副總裁,Henry Potts所講:“系統設計已經演進到這樣的狀況,即在同一PCB上,存在著數字、模擬和射頻,而這在無線設備、手持設備乃至通信領域已是普遍現象”。從而使傳統PCB仿真工具日感吃力。而具備射頻和模擬仿真能力的工具,比如Agilent的ADS,又無法與傳統的EDA工具平滑銜接,這給越來越短研發周期帶來的壓力日增。正是在這種背景下,兩家公司各取所需,共同開發針對提高PCB板上的射頻設計效率的解決方案。具體的做法是:“先根據來自安捷倫ADS仿真平臺的RF布線信息,然后寫成用戶代碼,將這些信息移入Mentor的EDA工具中”,Agilent的產品行銷經理How-Siang Yap介紹說,“這種合作并不影響安捷倫仿真軟件的自行銷售”。據了解,兩家的合作開發將會在今年底完成。
另一家EDA巨頭Cadence則致力于對先進工藝節點的支持。隨著工藝的不斷升級,暴露出來的物理和電氣缺陷越來越多。如在65nm以下節點上,泄漏漸大,良率漸低。特別是對于模擬混合設計,物理寄生參數的影響很容易使整個設計徹底失敗,另外還要考慮各種IP的驗證,從而使設計風險大大增加,給驗證帶來巨大的挑戰,通常經過簽核的設計到工廠后卻無法進行正常的生產。圍繞這這些問題,Cadence致力于打破設計驗證和制造驗證之間的隔離,將設計簽核變成“可制造性簽核”。根據該公司的DFM行銷經理Nitin Deo的介紹,其具體的做法是,針對先進的工藝節點,開發了針對性更強的設計驗證流程,除了對客戶設計和IP設計、先進的數字設計、低功耗設計以及混合信號流設計的驗證外,主要還加入了功能豐富的可制造性和可測性驗證,包括基于柵格和空間的物理和電氣可制造性分析。可制造性分析中主要是增加了針對變異和制造的感知度,包括制版物理和電氣分析；給予高級規則和模型的可實現性驗證,包括考慮了空間耦合的布線優化,考慮了發熱點自動校正的良率優化器等。“我們不僅具有豐富的客戶資源,包括國際一流的大公司,如Intel,Freescale,Samsung,Fujitsu等,真正的意義在于我們能感知客戶的真正所需。他們需要的不僅僅是仿真工具,而是基于工具平臺的各種附加服務”,Nitin Deo說。
會上注意到EDA工具有細化的趨勢,Synplicity就是其中一例。該公司在會上發布了其最新的FPGA綜合工具平臺-Syplify Pro,該平臺支持Xilinx公司的最新FPGA器件-Virtex-5 FXT。該公司借鑒IP概念,“將其工具平臺嵌入到Xilinx公司的嵌入式開發工具套件(EDK)中,為FPGA設計開發提供最高的設計效率并實現最好的性能,包括實現更高的芯片密度”,該公司ASIC驗證資深經理Juergen Jaeger介紹說。
然而,也有越來越多的人們認為,先進節點的半導體設計僅靠EDA越來越不夠,于是出現了許多專業的半導體驗證服務提供商,如eSilicon、Silistix、Tela Innovations等。eSilicon是全美500家增長最快的公司之一。該公司2007年成功實現了20多個(大部分是65nm及以下工藝)設計,而實際上在半導體領域中幾乎很少有超過10個設計的公司。該公司的總裁兼CEO Jack Harding認為,如今設計公司僅靠EDA和傳統的設計方法,實現65nm已經很困難,因為在該節點上的門數已經超過千萬,要實現45nm設計幾乎是不可能的!必須融入實際的半導體制造經驗。從上世紀80年代以來,半導體出現了3次上升,分別是由EDA工具、晶圓制造和半導體設計驅動的,他預測下一個驅動的因素就是“價值鏈創造”,這正是該公司努力從事的事情!“我們將為每個設計創建最優的價值鏈-包括高靈活性,低成本和低風險”,Jack Harding表示。該公司還在芯片中嵌入安華高的高速SerDes,支持10G以太網和10G光纖通道,以及5G PCIe,從而使客戶可以與公司的設計生產經驗進行交互,動態追蹤工序進展,保證成功流片的可預測性。
Silistix公司的CEO David Fritz引用EETimes的數據,即目前比例高達89%的項目都不能按時交貨,平均延遲高達40%以上,其原因就是按照傳統的設計方法顯得越來越困難了。該公司側重其專用的內部互聯設計工具,利用其2.0版本,可以實現30%的功耗節省,芯片性能可以提高50%,設計周期加快40%。而Tela Innovations則著重于泄漏的降低上面。“通過采用針對45nm以下工藝的預定義物理拓撲結構,減少柵格上的一維線條,盡量使用過孔,從而使泄漏降低2.5倍左右”,該公司的創始人兼CEO Scott Becker介紹說。
圖2:未來數字家庭中如何解決有效互聯是重要一環。
互聯接口的重要性凸現重要
在所有的設備中,為了降低處理負荷,提高傳輸效率,高速互聯都是重要一環。今后幾年,數字家庭娛樂體驗無疑將是一個發展熱點。會上,Pulse-link公司實物演示了支持HD的無線互聯技術-CWave UWB芯片集。該芯片集可直接支持無線HDMI,盡管并非最新發布,但其速率及覆蓋距離都有進一步提高,故仍使其成為峰會的一個熱點。不過,從實用來看,不足15米的距離,再考慮到墻體的影響,仍會對應用有所限制。而另一家致力于超寬帶技術研發的公司-artimi,則主要通過提供低成本的UWB Wimedia MAC芯片,嵌入到各種I/O接口中,來簡化系統間的高速互聯。
專門開發各種總線接口技術的TUNDRA公司,在RapidIO接口領域占據了無可爭議的首位。“RapidIO目前是處理器或SoC之間的最高效率通信接口,在通信以及對處理負荷要求很高的領域得到了很好的應用”,TUNDRA公司的副總裁Tracy Richardson自信地說,他還介紹了RadidIO的未來發展路線圖——在今年下半年將推出新一代的純串行RapidIO交換,而明年將為市場推出串行RapidIO IP。從各方面看來,這種基于處理器架構的接口具有充足的應用市場。另外,該公司在PCI/X/e的研發方面也處于領先地位。“TUNDRA最新推出的Tsi380系列PCIe橋是目前市場上最先進的橋接產品,兼容最新的PCIe 1.1規范,具有性能高,延遲小,功耗低,互操作性好等特點”,Tracy介紹說。
另一家專業大規模提供PCI互聯的公司——PLX,也于4月14日發布了瞄準第二代用于控制平面互聯應用的PCI開關和橋接芯片-PEX 8618/8614/8608系列。“這三款芯片的通道數分別為16,12和8通道。全部滿足第二代的規范要求,功率低至,延遲小于140ns,對8600系列形成有效的補充”,該公司市場營銷和發展部副總裁David K. Raun介紹說,“PLX的PCI產品在全球市場占有率高達60%,我們將加速基于多主機/根交換的第三代PCIe的開發”。
無線和模擬新產品不斷涌現
峰會上,別具特點的新產品也不斷涌現。Microvision的PicoP投影顯示技術就是其中一例。該技術采用了在中心處有一個在水平和豎直兩個方向上振蕩的微小反射鏡的雙軸。MEMS掃描儀,該技術中不會出現像素不規則現象,無需投影透鏡,具有大倍數的焦深,始終處于聚焦狀態。可以很方便地隨時隨地共享視頻和其他多媒體內容。目前演示版中采用的是一個模塊,體積上還略為有些大。下一步將降低體積,將其嵌入到手機中,初級產品將在今年底推出。從目前的情況來看,該產品在分辨率和功耗方面確比競爭對手高出不少,但筆者看來要實現手機中的嵌入式應用,還有較長的路要走。
目前,各種設備中用的時鐘源都是晶振。晶振的缺點是體積大,成本高,在BOM表中始終是一個關鍵器件。會上,Mobius公司發布了公司的最新技術——CHO(CMOS諧波振蕩器),這種數字振蕩器吸引了不少人的注意。該技術的關鍵有點在于可以替代PLL IC和晶振,實現超薄設計,成本降低很多。CMOS的溫度穩定性固然會低于石英晶體。但Mobius利用補償的方法彌補了這一不足。其方法是根據CMOS的溫度特性,在芯片中內置傳感器作為控制源,利用LUT中的控制變量,對溫度特性進行校正,從而實現高穩定度。“CHO技術克服了石英晶體在體積,頻率和成本方面的約束,從而打破了電子設備設計的瓶頸”,Mobius公司的產品營銷經理Tunc Cenger介紹說。從應用中看,這種同基半導體振蕩器,確為應用帶來很多的好處,但從根本上還是有所不足的,因為即使不考慮不同批次的溫度特性之不同,由于控制變量是離散的,很難實現連續的穩定特性,另外,控制變量的躍遷所引起的抖動是否會限制一些高性能應用也有待驗證。
王健
