ot;display: block;">良率提升一直是芯片代工企業(yè)的沉重負擔。良率提升周期可以很清晰地劃分為三個階段:工藝開發(fā)、試制生產(chǎn)和批量生產(chǎn)(見圖1)。使用符合生產(chǎn)要求的工藝能使設計師高枕無憂,只要他們的設計遵循已定規(guī)則就能獲得很好的良率。
在100nm以下的工藝技術盛行的今天,代工廠經(jīng)常發(fā)現(xiàn)參數(shù)和系統(tǒng)良率問題開始蔓延至批量生產(chǎn)階段。我們認為由系統(tǒng)和參數(shù)錯誤引起的較低良率不再僅是代工廠的問題。經(jīng)常發(fā)生這些的原因是設計師創(chuàng)建的復雜拓撲在工藝開發(fā)過程中沒有得到重視或充分的表征。
代工廠正在試圖通過更復雜的設計規(guī)則和設計指南來解決這種良率下降,這些更復雜的設計規(guī)則和設計指南有望捕捉到設計師可能做出的各種聰明的版圖選擇。這些規(guī)則和指南的有效應用需要更復雜的分析工具,但目前市場上還沒有相關的工具。由于缺少這種工具,代工廠只能對設計師的選擇做出更多的限制(如只允許一個多晶柵極方向,或禁止某種通孔群集),以降低新的良率限制機制帶來的影響。這些限制將犧牲一定的面積性能,從而部分地抵消新工藝技術帶來的好處。
為了解決這些新的工藝-設計交互問題,急需能夠促成制造商和設計師合作的框架。這種框架必須首先提供表征方案以獲取工藝與設計良率改善所必需的數(shù)據(jù)。本文將討論應對這一挑戰(zhàn)的解決之道。
實用有效的參數(shù)表征
在100nm以下領域取得實用且有效的工藝參數(shù)表征將面臨諸多挑戰(zhàn),至少但有以下幾個方面:
1. 在測試掩膜上急需更大密度的測試結構以支持精細的模擬測量分辨率。
2. 對裸片內器件參數(shù)可變性的測量(不僅包括裸片到裸片、晶圓到晶圓,還包括批次到批次)。
3. 根據(jù)更多器件和拓撲結構測量器件參數(shù)可變性的。
4. 減少每個測試結構的測試時間。
5. 可擴展至整個工藝壽命期的表征方案。
采用離散測試結構和存儲器陣列的傳統(tǒng)工藝表征(晶圓探測)方法無法完全滿足這些要求(后文將詳細說明原因),本文介紹的創(chuàng)新方法將是對離散結構和密集位元(bitcell)陣列的有效補充,可以滿足上述挑戰(zhàn)。
參數(shù)有源矩陣方法
術語參數(shù)有源矩陣(PAM)指的是一種電路,有點類似于采用可尋址單元結構的存儲器陣列,但不同的是它可以實現(xiàn)存儲器陣列無法實現(xiàn)的高分辨率模擬測量。每個PAM單元包含各種測試結構類型和尺寸(圖2)。在傳統(tǒng)測試芯片中使用的許多相同離散型測試結構可以被集成進PAM平臺。因此這種架構既有蜂窩陣列的高密度優(yōu)勢,又能獲得離散測試結構的高測量分辨率。
圖1:業(yè)界通常將工藝開發(fā)和良率改善劃分為三個階段。
圖2:參數(shù)有源矩陣方法可以實現(xiàn)高分辨率的模擬測量。
采用PAM后,可以很方便地設計和組建測試器件環(huán)境,并達成各種學習目標,如設計規(guī)則優(yōu)化、器件IV表征、器件失配表征、OPC模型驗證等。傳統(tǒng)測試結構單元(有時指測試單元組或TEG)要求超大的硅片面積才能實現(xiàn)相同的實驗環(huán)境。下面介紹參數(shù)有ActiveMatrix(源矩陣)方法如何滿足上述挑戰(zhàn),并實現(xiàn)有效的參數(shù)工藝表征。
更高的參數(shù)測試結構密度
離散型測試結構需要占用大量的硅片面積,主要是由于需要單獨探測這些結構的焊盤比較大(圖3)。隨著每一代技術的演進,設計規(guī)則的數(shù)量呈幾何增長,因此所需的測試點數(shù)量也幾何增加,從而使得繼續(xù)這種傳統(tǒng)方法變得成本高昂。另外,當這種工藝投入生產(chǎn)時還必須監(jiān)測大量參數(shù)。
圖3:傳統(tǒng)和參數(shù)有源矩陣方法對焊盤的要求有很大的差異。
這樣就產(chǎn)生了一個很困難的問題,即隨著每代技術的演進,可利用的刻線(scribeline)空域非但沒有增加,而且還隨著刻線寬度從100um縮小到80um乃至如今的50um在逐步減小。故在技術開發(fā)和生產(chǎn)劃線中,PAM平臺極大地降低了測試結構面積要求,因此PAM是一種急需的解決方案。
就130um間距、70um寬的方形焊盤而言,1,000個參數(shù)測試結構在采用傳統(tǒng)方法時將占用約35平方毫米的面積。在采用PAM平臺后,由約20個焊盤組成的單個焊盤框可以容納1,000多個器件用于完整的模擬測試,占用面積僅為4.3平方毫米左右。通常較小的單元尺寸可以進一步縮小面積。
PAM支持對單元內測試器件的每個端點進行完整的開爾文(強迫/檢測)測量。這樣,模擬測試分辨率就能與最精確的離散測試結構的分辨率保持一致。事實上,離散結構能支持而PAM不支持的唯一測試類型是那些要求大電流,或高電壓過應力或施加電壓低于晶圓地的測試。
需要采用謹慎的設計技術以確保PAM平臺有較低的漏電水平,并且電路能夠適應工藝開發(fā)早期階段經(jīng)常遇到的工藝參數(shù)漂移。可能影響測量精度的陣列電路寄生效應也必須得到正確處理。
圖4對離散型測試結構、SRAM/ROM以及有源矩陣平臺技術的面積效率和測量分辨率進行了總結比較。SRAM和ROM類型的存儲器陣列具有每個測試器件最小的面積。雖然這些電路通常只提供一個通過或失敗(也就是二元)標記,但代工廠可以使用它們將由于隨機和系統(tǒng)性缺陷導致的功能性故障概率量化到百萬分之幾的水平。因此,PAM能夠滿足獲取裸片內模擬數(shù)量統(tǒng)計數(shù)據(jù)的需求。
圖4:參數(shù)分辨率和密度的比較圖。
裸片內參數(shù)可變性的表征
在同一電路內的兩個相同器件會由于尺寸(例如由于蝕刻偏離不同或邊緣粗糙)和混合(例如由于摻雜變化)的隨機變化而表現(xiàn)相異的行為,這是從集成電路設計開始模擬設計師所無法避免的事實。今天,這種固有的可變性已經(jīng)成為所有電路設計師最關心的事。在100nm以下尺寸時,裸片內可變性正在成為數(shù)字設計良率下降的主要原因,更不用說模擬設計了。這種純粹的物理效應是無法消除的。裸片之間、晶圓之間以及批量之間的晶體管屬性變化表明了與晶圓、批量或時間一致性相關的處理偏差。‘快速’和‘慢速’邊界模型的出現(xiàn)意味著設計師不能再忽略這些變化。對于100nm以下的工藝技術,閾值電壓、驅動電流、關閉狀態(tài)電流(還有許多參數(shù))的變化對整個裸片本身來說越來越重要。設計流程需要集成真正的統(tǒng)計方法來解決這些問題。如果工藝良率提升和設計工藝準備精確地解決這個問題,裸片內參數(shù)變化必須精確地得到測量。
參數(shù)有源矩陣平臺可以用來收集必要的數(shù)據(jù),以創(chuàng)建參數(shù)可變性的統(tǒng)計學模型。相同的面積節(jié)省值得更多的設計規(guī)則試驗,器件拓撲變化也允許對數(shù)以百計甚至上千個相同器件樣本進行真正的硅片內統(tǒng)計數(shù)據(jù)測試。對具有生產(chǎn)價值的工藝中固有變化進行表征和建模的需求將進一步加強,將提出用于提高65nm以下工藝技術良率的新規(guī)則。
縮短測試時間
隨著用于工藝開發(fā)和參數(shù)良率提升的測試器件數(shù)量的顯著增加,測試時間在顯著延長。目前的PAM平臺方法沒有解決整體測試時間增加的問題,不過它通過減少每個器件的測試時間而減輕了這個問題。通過一次探頭接觸測試上千個器件,探頭的移動被減少了約100倍,因此與探頭移動相關的測試時間被極大地縮短了。然而,仍需要并行測試和其它進一步創(chuàng)新的技術來防止測試時間成為統(tǒng)計工藝表征的嚴重瓶頸。
平臺靈活性和工藝壽命期
為了成為真正的平臺,架構必須能夠根據(jù)代工廠探測測試裝置用的標準焊盤框(pad frame)靈活改變。焊盤框外形一般是固定的,因此能夠使用單個探測卡(probecard)。PAM平臺允許陣列適合普通焊盤框尺寸很重要。例如,如果焊盤框由總共20個在X軸呈單排或雙排排列的焊盤組成,那么PAM在X軸上必須有固定的尺寸,但在Y方向可以任意伸展。這種可擴展性是適應不同數(shù)量和尺寸的測試單元的關鍵。
PAM方法在架構內可以提供靈活的單元尺寸。這點很重要,因為PAM平臺需要適應各種器件和拓撲。一些器件可能很小,一些可能很大或很復雜。例如,在表征閥值電壓可變性時,被測器件要同時包含隔離式和高密晶體管。隔離式晶體管的外形必須遠小于高密晶體管陣列的外形。
PAM方法允許在工藝壽命期的所有階段使用相同的平臺架構,開發(fā)階段的表征和生產(chǎn)中的導入階段最好是使用相同的平臺架構。PAM平臺的劃線通道(scribe lane)提供了與完整劃線中相同的高密度測試結構(雖然劃線陣列尺寸顯然要小得多)。更高的密度允許生產(chǎn)工程師在生產(chǎn)過程中比傳統(tǒng)劃線模塊有效地監(jiān)視更多的器件和參數(shù)。由于每個PAM外形尺寸中使用共同的電路,從一個開發(fā)階段轉向另一個開發(fā)階段所觀察到的測試結構特征的差異反映了測試結構設計或測試協(xié)議中的真實工藝變化。
參數(shù)工藝表征方法
代工廠已經(jīng)對良率提升和工藝表征基礎架構進行了大量投資。任何新的表征技術必須允許代工廠充分利用這種已有的投資。PAM平臺方法可以使用代工廠現(xiàn)有的參數(shù)測試硬件和參數(shù)測試探測卡,不需要任何類型的硬件修改。
從整個方法的角度看,代工廠可以在測試刻線(test reticle)上的其它測試結構旁包含PAM電路(或在劃線中包含PAM電路),制造測試刻線,對其進行探測,使用現(xiàn)有參數(shù)測試儀測量電氣參數(shù),并將測量數(shù)據(jù)饋入現(xiàn)有的良率管理系統(tǒng)(圖5)。可以根據(jù)良率學習/提升目標建立相應的分析方法。
圖5:參數(shù)有源矩陣的使用說明圖。
這種方法可以與代工廠目前的方法完美配合,同時實現(xiàn)先進的參數(shù)可變性表征。
高效的參數(shù)良率提升規(guī)則
參數(shù)變化一直存在于IC制造工藝中。然而,我們將無法忽略它對良率越來越大的影響,它對IC制造業(yè)的健康運行會帶來長期損害。制造商和設計師必須加強合作以減少和管理參數(shù)變化帶來的影響。
采用經(jīng)實際硅片驗證的參數(shù)有源矩陣平臺方法可以向制造商提供以下諸多方面的好處:
. 利用可尋址陣列架構減少硅片面積消耗和整體掩膜成本。測試結構密度呈數(shù)量級的提高可以減少整個工藝開發(fā)周期內的測試掩膜裝置數(shù)量。
. 裸片內參數(shù)變化的統(tǒng)計數(shù)據(jù)的實用收集方法。
. 測試與良率提升有關的許多器件拓撲的經(jīng)濟方法。
設計和產(chǎn)品工程師也將從中受益。在劃線內使用相同的經(jīng)硅片驗證過的PAM平臺技術允許他們:
. 訪問更多的參數(shù)以幫助診斷產(chǎn)品良率。
. 包含代表了產(chǎn)品特性的設計拓撲測試。
. 獲得與產(chǎn)品良率相關的參數(shù)統(tǒng)計數(shù)據(jù)。
PAM平臺方法可以在設計與制造之間建立起合作的環(huán)境,這是獲得更高的參數(shù)良率的關鍵條件。
作者: Jim Bordelon
Prashant Mania
Stratosphere Solutions公司
