环球电气之家-午夜精彩视频-中国专业电气电子产品行业服务网站！

邏輯分析儀提供商已經能讓這些設備的速度和功能與工業需求同步，但在很多情況下，從邏輯分析儀到目標系統的物理連接(如探頭)可能成為性能瓶頸。

若邏輯分析儀所收到的信號被衰減，那么邏輯分析儀強大的觸發和分析工具也變得沒有任何意義。本文討論的問題也是工程師成功連接邏輯分析儀探頭所必須了解的基本問題。

幾十年來，工程師一直依賴邏輯分析儀，把它們作為主要的系統驗證工具。隨著科學技術的發展，工程師所設計的數字系統的運行速度不斷加快、指令更加復雜，從而也要求更為復雜的分析工具。

探頭的外形因子

在使用邏輯分析儀時，設計工程師應首先考慮到探頭的外形因子的類型。探頭的連接可分為兩類：一類是“已設計好(designed-in)”的連接，另一類是“事后設計的(after-the-fact)”的連接。

designed-in型邏輯分析儀探頭的測試點已被集成到最初設計中，基于連接器的探頭或無連接器探頭就是采用這種方式。在這種情況下，設計工程師在PCB上設計合適的焊盤，并將待信號連到這些焊盤上，這樣邏輯分析儀探頭就與待測點有較好互連。

在基于連接器的探頭中包含了相互契入的連接器，而無連接器探頭則具有連接PCB上焊盤的壓縮互連(compression interconnect)(圖1a)。

after-the-fact型探頭應用于可測試性能沒有集成到設計中的系統，該系統通過一個包括一系列連接組件(焊接頭、接線夾等)的單個探頭尖(probe tip)來與待測系統連接。最常見的after-the-fact探頭一般利用如圖1b所示的“flying-lead(飛線)”探頭。

探頭的電氣負載

任何探頭的目標都是給僅給系統帶來最小的電氣負載。如果探頭對系統性能帶來太多影響，探頭就無法幫助設計工程師驗證系統，因為系統故展可能完全是由于探頭而引起的。

負載具有產生兩個主要影響：首先，它降低目標PCB上的信號質量,導致系統發生失效。其次，它會降低進入邏輯分析儀中被測波形的信號質量──這會在評估時產生消極錯誤。為了避免這些問題，設計工程師必須了解探頭的結構。

探頭的阻抗通常很高。探頭針(probe tip)電路由一個20kΩ的電阻構成。低頻下，探頭阻抗等于該電阻的阻值。隨著頻率的提高，探頭內的寄生電容開始降低其阻抗。阻抗根據標準RC響應而變化，這也是目標系統所關注的，因為當探頭阻抗接近系統阻抗時，由探頭形成的分壓器的作用就不能被忽視了。低阻抗將吸收大部分信號并導致系統發生故障。

探頭的電容大小主要由互相連接的結構決定。例如，若目標信號和探頭頭的電阻之間有一個非常大的連接器，則這個連接器會給探頭負載增加一個大容量的電容。相反，采用小連接器則將減小探頭電容。

針對更輕電氣負載應用的最新探頭是“無連接器”探頭。在無連接器探頭中，測試焊盤被置于目標系統上。邏輯分析器探頭具有連接目標系統的壓縮互連特性。通過從電氣通道中去除物理連接器，其通道上的電容非常低(見表)。圖2顯示了多種探頭外形因子的等效集總電容，以及這些探頭對上升時間為150ps的系統的影響。

探頭上的信號質量

正如前面提到的，探頭尖上的信號質量非常重要，因為它可能導致邏輯分析儀出現錯誤結果。這也是讓驗證團隊屢屢碰壁的一個原因，因為他們發現他們花了很多時間去調試的問題事實上不存在。為避免出現這種情況，必須考慮到探頭尖上的信號質量。

除了減少探頭的容性負載外，另外一個重要因素就是探頭的位置。在對有多種終端匹配的電路進行探測時，這一點顯得更為重要。對于某些終端匹配，接收器所觀察到的信號質量已足夠好，但該走線上其它任何點上的信號就可能差到不可接受了。

為解釋這一點，我們假定有一個帶串聯終端匹配的傳輸線。串聯終端匹配的原理是感應波形在一瞬間在終端電阻和傳輸線特征阻抗之間進行分配。幅值為一半的波形沿線傳輸到接收器。當它到達接收器時，它已經過100%的正反射，使該信號幅值增加1倍，這樣就回復到原波形的幅值。反射波以相反的方向傳輸，直到它被源端的終端電阻吸收，結束瞬時響應。

盡管這樣的終端匹配使接收器上的波形非常好，但波形在走線上的每一點都呈階梯形。階梯波形并不適于邏輯分析儀，因為在此期間，該波形的幅值只有一半。邏輯分析儀不能分辨出它是邏輯“1”還是邏輯“0”。圖3顯示了這種情況下的波形。請注意，接收器端的這種波形有較高的信號質量，而探頭尖上被測到的波形質量則很是不可接受的。隨著信號速度上升，探頭尖上的信號質量對成功測量越來越重要。

接地考慮 沒有良好接地是設計工程師進行邏輯分析時另一個容易出問題的地方。探頭的地信號為被觀察的信號提供一個參考。 因為電流要流動，信號有變化，所以電氣信號必須有一個回流電流路徑。回流路徑常被認為是阻值為0的理想導體。 當其阻值不為0時，在回流路徑的阻抗上將產生電壓降，從而降低邏輯分析儀測量到的信號幅值。 接地的目的是提供一個具有最小阻抗的回流路徑(或接地連接)，從而讓邏輯分析儀觀察到原始的信號幅度。 一個常見的接地問題是地線太長。長地線上的串聯電阻會產生壓降。為避免這個問題,地線不能比信號線長太多,以便匹配信號和地之間的寄生電阻。 另一個常見的問題是接地回路的自感。當回路由地線和信號線組成時，在接地路徑中會形成一個與回路面積成比例的自感。由于電感具有與頻率相關的阻抗，它將降低系統的帶寬。在高頻情況下，這個字感將阻止電荷流過地線，從而減小帶寬。 為緩解這類問題，設計工程師應盡量使接地回路盡可能小。當使用基于連接器或無連接器的探頭時，接地回路已預先確定。然而，若使用飛線探頭，通常使用電線來連接探頭和系統，因而形成大的接地回路。 為避免這種回路，將地線和信號線絞合在一起形成一個對絞線。大多數飛線探頭現在都有連接附件，已解決這個問題。 當探測時沒有采用足夠的接地時就會發生另一種情況。在一些探測配置中(如飛線探頭)，地線數目由使用者決定。為理解這個問題，假定一個飛線設定16個信號線僅用一根地線連接。 此時，所有16根信號線的回流電流必須通過單個地線連接。當1個或2個信號回路通過地線時，地線的自感應足夠低，其上的壓降不會變大。但若是16根信號線，則回流電流就很大了，此時所產生的地線壓降不能忽略。 要解決這一問題就要求增加地線的數量，理想的情況是一根信號線對應一根地線。地線的數量也與頻率成比例，但是建議不要用一根地線對應兩根以上的信號線。 若操作者在使用邏輯分析儀時不能獲得準確的數據，首先要考慮的就是檢查地線。 如今有多種探頭可供選擇，有時很難決定采用哪種連接機制以確保探測成功。在某些情況下，甚至要知道哪些解決方案可用也很困難。下面將討論當設計工程師采用錯誤的探測解決方案時常犯的錯誤。 選擇錯誤的探測點 考慮前面提到的串聯終端配置系統，該系統由背板上的驅動IC和采用BGA封裝的接收器實現。使用者根據使用的方便，在引腳的背板連接器上對系統進行探測。但是，正如前面已經討論的那樣，在驅動器上探測串聯終端配置系統將在邏輯分析儀的探頭尖產生一個階梯波形。圖4a顯示了探測連接方式，圖4b則是通過探頭檢測到的最終波形。 毫無疑問這樣的波形是不可接受的。解決的辦法是直接在接收器上進行探測。BGA封裝最近的物理探測點可能是PCB底面的引線過孔焊盤。圖5a展示了一種新的連接方案，它直接用焊料將飛線連接到BGA的引線過孔焊盤。圖5b是測試到的信號波形。 使用錯誤的連接方法 假設用邏輯分析儀觀察一個系統的PCB上兩個器件之間的信號。該信號走線布在PCB表層，若負載超過3.5pF,則會導致系統失效。設計工程師利用基于Mictor連接器的探頭E5380A來觀察信號。 由于連接器的管腳分布和結構，信號不能用過它直接連接。這迫使設計工程師將連接器放在走線層，并對每個信號增加過孔。于是，對連接器的走線連接利用另外一層PCB層完成，其走線方向與原始信號的走線垂直。圖6顯示了該連接器的布線圖。 現在考慮一個替代方案，即采用E5390A軟接觸無連接器探頭。此時可將信號連接到探測點的測試焊盤(見圖7)，這意味著不會給系統增加額外的走線電容。該探頭的網絡電容為0.7 pF，通過采用這種連接，可在不導致系統失效的情況下進行邏輯分析。 作者：Brock J. LaMeres，Kenneth Johnson，安捷倫科技公司