1.關鍵器件選擇
布局對于降壓-升壓轉換器的成功運行非常關鍵。
以LM5175為例：LM5175-Q1 是一款同步四開關降壓-升壓 DC/DC 控制器，能夠將輸出電壓穩(wěn)定在輸入電壓、高于輸入電壓或者低于輸入電壓的某一電壓值上。LM5175-Q1 可在 3.5V 至 42V 的寬輸入電壓范圍內(nèi)運行（最大值為 60V），支持各類 應用。
LM5175-Q1 在降壓和升壓工作模式下均采用電流模式控制，以提供出色的負載和線路調節(jié)性能。開關頻率可通過外部電阻進行編程，并且可與外部時鐘信號同步。
該器件還 具有 可編程軟啟動功能，并且提供 諸如 逐周期電流限制、輸入欠壓鎖定 (UVLO)、輸出過壓保護 (OVP) 和熱關斷等各類保護特性。此外，LM5175-Q1 特有 可選擇的連續(xù)導通模式 (CCM) 或斷續(xù)導通模式 (DCM)、可選平均輸入或輸出電流限制、可降低峰值電磁干擾 (EMI) 的可選擴展頻譜以及應對持續(xù)過載情況的可選斷續(xù)模式保護。
良好的布局首先要確定這些關鍵組件，如圖 1 所示：
· 高 di/dt 回路或熱回路。
· 高 dv/dt 節(jié)點。
· 敏感的痕跡。
圖 1：識別高 di/dt 環(huán)路、高 dv/dt 節(jié)點和敏感走線
圖 1 顯示了 LM5175 四開關降壓-升壓轉換器中的高 di/dt 路徑。
最主要的高 di/dt 環(huán)路是輸入開關電流環(huán)路和輸出開關電流環(huán)路。輸入回路由輸入電容器 (C IN )、MOSFET（Q H1和 Q L1）和檢測電阻器 (R s ) 組成。輸出回路由輸出電容器 (C OUT )、MOSFET（Q H2和 Q L2）和檢測電阻器 (R s ) 組成。
高 dv/dt 節(jié)點是那些具有快速電壓轉換的節(jié)點。這些節(jié)點是開關節(jié)點（SW1 和 SW2）、引導節(jié)點（BOOT1 和 BOOT2）和柵極驅動走線（HDRV1、LDRV1、HDRV2 和 LDRV2），以及它們的返回路徑。
從電阻器 R s到集成電路 (IC) 引腳（CS 和 CSG）、輸入和輸出檢測跡線（VISNS、VOSNS、FB）和控制器組件（SLOPE、R c1、C c1、 C c2 ) 形成對噪聲敏感的跡線。它們在圖 1 中以藍色顯示。
為了獲得良好的布局性能，盡量減少高 di/dt 路徑的環(huán)路面積，盡量減少高 dv/dt 節(jié)點的表面積，并使噪聲敏感的走線遠離噪聲（高 di/dt 和高 dv/dt）部分電路。
2.優(yōu)化功率級中的熱回路
布局對于降壓-升壓轉換器的成功非常關鍵，第一步是確定關鍵組件。一旦我們確定了 DC/DC 轉換器設計的關鍵部分，我們的下一個任務就是最大限度地減少任何噪聲源和不需要的寄生參數(shù)。最大限度地減少熱循環(huán)是朝著這個方向邁出的重要的第一步。圖 1 顯示了四開關降壓-升壓轉換器中的熱回路或高 di/dt 回路。除了輸入和輸出開關環(huán)路（第 1 至 6 號）之外，圖 1 還突出顯示了由柵極驅動器及其返回路徑形成的熱環(huán)路。
圖 1：四開關降壓-升壓轉換器中的熱回路
由于功率級熱回路（紅色）包含最大的開關電流，因此首先優(yōu)化它們。在降壓周期中，輸入回路（第 1 號）承載開關電流。在升壓周期中，輸出回路（第 2 號）承載開關電流。根據(jù)我的經(jīng)驗，在使用對稱布局優(yōu)化兩個回路時，我實現(xiàn)了最低的回路面積和最緊湊的設計。
圖 2 和圖 3 是良好功率級布局的示例。圖 2a 中所示的布局示例為感測電阻器和 FET 中產(chǎn)生的熱量提供了更好的散熱路徑。考慮遵循圖 2b 中所示的布局示例來創(chuàng)建更高密度的設計，因為它將功率級組件更緊密地包裝在一起。
圖 2：對稱功率級布局最大限度地減少了四開關降壓-升壓轉換器中的輸入和輸出功率環(huán)路，(a) 中等密度設計，(b) 高密度設計
功率級的尺寸、熱穩(wěn)定性和噪聲性能需要權衡。較小的 di/dt 環(huán)路和較小的 dv/dt 節(jié)點具有較低的寄生效應并且輻射也較少。它們在存在外部噪聲的情況下也更加穩(wěn)健，因為較小的環(huán)路面積耦合較少的噪聲。然而，較小的設計在熱方面受到更多限制，因為沒有多少銅直接連接到散熱元件，包括 MOSFET、檢測電阻器和電感器。對于功率相對較高的設計，我們可能需要在開關節(jié)點處增加銅面積以限制溫度。
圖 3 顯示了一種能夠處理更高電流并允許 FET 并聯(lián)的設計。熱量分布在 FET 之間，然后可以擴散到相鄰的銅平面，從而避免溫度過度升高或形成熱點。
圖 3：用于更高功率設計的具有平行 FET 和更大銅面積的示例布局
